Язык AHDL

Подробно Каталог Ролевые игры и наборы, магазин экспресс игрушка инструменты для мальчиков. |

Установка сигналов Clock, Reset & Enable


Сигналы Clock, Reset, и Clock Enable управляют триггерами регистра состояний конечного автомата. Эти сигналы определяются с помощью булевых уравнений управления в разделе Logic.

В файле simple.tdf, приведенном ниже, Clock конечного автомата управляется входом clk. Сигнал асинхронного сброса конечного автомата Reset управляется сигналом reset, который является активным высоким. В этом файле проекта объявление входа ena в разделе Subdesign

и булева уравнения ss.ena = ena в разделе Logic подсоединяет сигнал Clock Enable.

 

SUBDESIGN simple

(

   clk, reset, ena, d : INPUT;

   q                  : OUTPUT;

)

VARIABLE

   ss: MACHINE WITH STATES (s0, s1);

 

BEGIN

   ss.clk = clk;

   ss.reset = reset;

   ss.ena = ena;

   CASE ss IS

      WHEN s0 =>

         q = GND;

 

         IF d THEN

            ss = s1;

         END IF;

      WHEN s1 =>

         q = VCC;

 

         IF !d THEN

            ss = s0;

         END IF;

   END CASE;

END;

 




Начало  Назад  Вперед